FPSIC系统采用Atrrlel公司的AT94K40为控制器，包含1个AVR单片机内核和l片40K门数的FPGA以及1个32K动杰分布的静杰存储器(SRAM)。

嵌入式AVR内核在单个时钟周期内执行指令。它的吞吐量接近l MIPS／MHz，而AVR的实际吞吐量可以使系统结构随着处理速度而优化电源功耗。30 MIPS的AVR内核给予增强型RISC结构，是一个集合了32个工作寄存器的指令组合系统。这些工作寄存器直接连接到算术逻辑单元，使得在单个周期内执行单条指令时，能响应2个独立的寄存器。30 MIPS的吞吐量能使FPSLIC电路适应任何高性能的应用场所。微处理器中固有的硬件乘法器支持复杂的DSP功能，并支持微处理器和FPGA及DSP的逻辑电路软件和硬件算法。

AVR单片机内核的数据总线直接和FPGA的总线资源相联结，可以将FPGA用作AVR的I／O设备。用户可以利用FPGA实现各种外设或当作协处理器。FPGA具有16条编码地址线，可以为AVR提供最多16个中断信号。在工作状态中，AVR可以对FPGA重新编程，实现系统动态配置。系统中用FPGA的中断来判断一个数据是否解密完成，完成后，继续下一个数据。AVR向FPGA发送数据的程序如下所示：
void senddata_to_fpga(void)( ／／发送数据到FPGA
FPGA_INT_FLAG=O；
delay(500)：
FI1SCR=Ox00; ／／配置FPGAI／O选择线
FISUA=0x00t
FISCR=0X80; ／／使能FPGA_AVR中断
FIUA=OX11； ／／选择FPGA中断0
}
#pragma interrupt_handler FPGA_intO_isr：iv_FPGA_lNT0
void FPGA_int0_isr(void){
PORTD'=0X04;
FPGA_lNT_FLAG=1； ／／FPGA发送完成后，请求终端
／／接收下一个数据
}
crc=crc<<1；
}

信息的加载过程中，数据帧的结构及传输协议如下：

每个数据帧都由开始位、包号码、包号校验码、数据和数据校验位五部分组成。配置信息过程中，如果出现网络中断或者人为破坏，使得配置信息不能够顺利加载，系统将根据配置信息加载信息流的传输协议返回错误信息，并中断传输，保持以前用户的信息不变。因此，当一个用户的登陆或加载失败时，系统并不受影响，而是保持原来的状态继续运行。

3 配置信息的生成和加载
不同的用户可以在自己的加密算法开发完成后，用SystemDesigner3．0所包含的下载软件CPS(Configurator Programming System)将文件下载到系统进行调试。调试成功后，再用CPS将文件从器件中读出，生成．bst文件。

读取文件时，CPS的设置如图6所示。

系统在主机端提供了二进制文件加密生成软件，可以将这个．bst文件加密并转化成．hex的二进制文件，用来配置终端系统。这个加密算法是系统本身提供的，对于任何用户都是相同的，目的在于保护终端配置信息在传输通道上的安全。二进制加密配置文件生成的过程如图7所示。当用户登录成功后，系统会根据用户信息自动配置用户预先设定好的配置信息。当返回成功配置信息后，用户就可以通过终端解密来实现软件无线电的配置。

结语
通过验证，本系统能够很好地完成远程软件无线电的安全配置，达到了预期的目的。W3100A系统利用简单的设计完成了配置系统与以太网的结合，适用于基于网络的嵌入式系统的开发。应用FPSLIC微控制器实现系统设计，具有体积小、功耗低等特点。在此平台上开发软件无线电的安全配置系统，具有很大的优越性。这种设计可以推广到更多要求高安全性的在线可编程系统应用中。