考虑到侧面介质厚度比水平面较薄，侧面介质厚度d3为
d3=k*d2 (0

该三维电容的容值为：

其中参数的意义分别为：

　SiO2： SiO2的介电常数

　l1:　槽的宽度

　l2:　凸台的宽度

　W:　槽的长度

　d1:　槽深

　d2:　水平面上介质厚度

　n: 　槽的个数

　a:　槽的侧面与底面的夹角

　k:　槽的侧面介质厚度与底面介质厚度的比

经化简可得：

对于采用传统的平面电容，其容值为
这样就可以得到在相同面积下，三维电容的容值与传统的平面电容的容值的比Y。
由滤波器的设计一节中，可知截止频率f=4GHz时，计算得到电容值为0.8pF，选取介质厚度为0.3　m，SiO2的介电常数为3.8，k=0.8，陡直度为85o，选取槽的宽度为6　m，凸台的宽度为4　m，槽深20　m，槽的个数为4，横向宽度35　m，边上的两个台面上引线电极长度均为21　m，其示意图如图6所示(略)。从而得到三维电容面积为3200　m2，而平面电容的版图面积为7100　m2，采用三维电容之后，面积只有平面电容的32％。

三、电感的设计与计算

本次设计的电感采用平面矩形螺旋电感，提出此电感的计算方法:
{}
其中Ls表示自感，Lm表示互感，单位均为　H，d表示线圈之间的中心距离，a和b分别表示导线的宽度和厚度。根据工艺条件，选取参数值为：d=10　m，a=10　m，b=2　m，内部孔隙32　m??2　m，将模拟计算结果L=4nH代入MATLAB程序，计算结果为31段，约为8圈，版图面积为0.053mm2。

四、相关技术的进一步讨论

1.二氧化硅层的保护

制作这种三维电容需要注意的问题是当淀积第二层SiO2时，由于温度过高，可能会将第一层的金属破坏，故必须在蒸第一层金属的时候，掺杂抗高温的材料，例如Ti、Wu等。

2.深刻蚀的实现

由于这种三维电容槽的深宽比较大 ，所以不能采用传统的反应离子刻蚀（RIE）方法。提出一种采用CCl2F2/O2的高深宽比硅槽的刻蚀技术。CCl2F2/O2的刻蚀机理为：在合适的压力和ICP功率范围内，CCl2F2离解出大量的Cl粒子和CFx粒子，在后者对Si表面的轰击下，前者与溅射出的Si原子反应生成挥发性的SiCl4，产生刻蚀。O2的加入一方面形成钝化层SixOyFz保护侧壁，另一方面通过消耗CFx粒子减少其与Cl的再结合而达到加速的目的。本实验中采用ICP技术实现深刻蚀。从图7所示(略)刻蚀效果图中可以看出，其陡直度是可以满足要求的。
3.电感的设计

有一种立式的电感结构，其设计中均将衬底除去，而这篇文献中设计的电感线圈依然在硅衬底上。由于电感的Q值远远低于电容的Q值，故为了提高整个电路的性能，必须尽量提高电感的Q值。本次设计中采用了将电感线圈的背面衬底掏空和淀积聚酰亚胺的办法，来达到这个目的。具体的结构如图8所示(略)。

五、结论

采用MEMS技术制作三维电容和电感的滤波器，较传统的滤波器有了很大的改善。采用ICP可以刻蚀出具有高深宽比的深槽，从而实现三维电容，大大减小电容的版图面积，提高了集成度。电感采用背面腐蚀技术，去掉硅衬底，减少了衬底损耗。这些工艺与IC工艺兼容，从而实现滤波器的单片集成。