校验序列按被其保护的16,32或64位数据的循环冗余校验(CRC)计算。校验序列按多项式计算,7位运算结果用一个偶校验位进行扩展。所有的8位数据取反发送。
通信存储单元模块
通信存储器(Traffic Store)作为MVB标准中的一个重要实现手段,是MVB接口网卡中的重要组成部分。通信存储器容量的大小依据具体应用而定。在MVB网络中通常所需要的通信存储器容量为32或64个端口即可,每个端口需要占用的空间最大为256位,这样通信存储器所需要的空间为8kbits或16kbits。开辟FPGA中的DRAM作为通信存储单元,完成数据交互功能。用来存储经由MVB总线传输的数据,是控制逻辑模块与编码校验单元之间的共享单元。控制逻辑模块依据通信存储模块端口地址的起始地址,以及其数据长度,来读取相应的过程数据和消息数据等。
Avolon总线接口设计
MVB总线处理IP核与NiosII的接口设计的实现是通过Traffic Store(共享RAM)来实现的。使用Quarters Ⅱ中的MegaWizard plug-in Manager工具来产生一个双口RAM模块,其设置如表1所示。
该通信存储器与Nios II处理器通过Avalon总线接口。
SOPC片上系统MVB网卡的实现
总线访问IP核与Nios II的系统集成
利用Quarters II的SOPC Builder工具我们集成了NiosII 软核处理器、4k的片内RAM、MVB总线访问IP核(包括编码器和解码器)以及LCD控制模块,构成了一个能实现MVB一类网卡功能的片上系统。
软件设计
基于以上所述的SOPC系统,我们设计了一个基本的MVB节点以实现过程数据传输。本节点将0x14地址设置为源端口,当主帧轮询0x14地址时,本节点将此端口里的数据打包成从帧发送到总线上面,以刷新0x14地址的宿端口。
altera_avalon_mvb.h的设计,包括总线访问IP核寄存器读写的宏定义。
#define IORD_ALTERA_AVALON_ MVB_SENDREG(base) IORD(base, 0) #define IOWR_ALTERA_AVALON_ MVB_SENDREG(base, data) IOWR(base, 0, data)
在主函数里置MVB总线接收允许位,循环等待接收MVB主控制器发过来的主帧。节点在接收到主帧之后,程序进入中断处理程序。在中断程序里提取接收到的主帧里的端口地址,并与自身预设的端口地址码进行比较,如果地址码相符,则节点将本端口的数据通过MVB发送器发到总线上,实现端口数据刷新操作。
仿真及实现
仿真波形 在本实验中,对实验室设计的MVB板卡进行了功能仿真和FPGA验证,通过对过程数据的发送与接收验证了所搭建的MVB系统。
实测波形 在编好程序后,再编译一遍QuartersII工程文件,将得到的.pof文件下载至FPGA内,上电后用示波器测输出管脚,便可观察到MVB帧波形。对照IEC-61375协议标准,可以判断出该波形为符合标准的正确波形,并且源端口节点上收到了正确的数据,从而证明该过程数据端口的成功刷新。
结语
目前国内的列车网络及控制技术是在技术引进的基础上发展起来的,国外厂商只愿提供产品而不转让关键技术。由于难以单独购买网络专用芯片等种种原因,目前仍是直接采用国外产品,或用国外(设计)的网卡(万元以上的高价)等进行系统集成,以此构成列车通信网络(即国产化)。本论文围绕MVB总线底层协议展开研究,基于SOPC设计思想,对利用FPGA实现IEC61375协议进行了尝试,初步完成了MVB网络I类板卡的设计。目前,对该网络协议的实现方面还仅限于初期阶段,只实现了MVB总线基本的过程数据的收发。该系统的后续还需加入消息监督数据等的通信。在实际的节点应用中,也可能出现各种各样的问题需要加以改进。
参考文献: 1. IEC61375-1-1999, Part 1:“Train Communication Network” 2. zur Bonsen, The Multifunction Vehicle Bus (MVB), Factory Communication Systems, 1995 3. Jaime Jim 本文章更多内容:<<上一页 - 1 - 2 |